E-bok, Spanska, 2005
Manual de VHDL: Síntesis lógica para PLDs
72 kr
Läs direkt i Bokus Reader – eller ladda ned till din enhet (PDF kräver ofta zoom och scroll på små skärmar).
Beskrivning
El lector tiene un libro que le enseñará de una forma práctica a utilizar el VHDL y a implementar estos diseños en CPLDs y FPGAs de la empresa Xilinx. El desarrollo del libro tie ne como hilo conductor a los ejercicios, cuyos planteamientos dan pie a un uso cada vez más potente del VHDL.
Produktinformation
- Utgivningsdatum: 2005-01-01
- Språk: Spanska
- Filformat: PDF
- Kopieringsskydd: LCP
- ISBN: 9788498307160
- Förlag: Universidad de Deusto
Utforska kategorier
- Inga kategorier tillgängliga.
Betyg & recensioner
0 recensioner
Inga recensioner tillgängliga.