Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.

• 1 Einleitung.- 2 Die Befehle im einzelnen.- 3 Das Interpreter-Modell als VERILOG-Code.- 4 Das Grobstrukturmodell.- 4.1 Die Pipeline-Control-Unit PCU.- 4.2 Die Bus-Control-Unit BCU.- 4.3 Der Branch-Target-Cache BTC.- 4.4 Die Behandlung von Interrupts.- 4.5 Die Systemumgebung.- 4.6 Experimente mit dem Grobstrukturmodell.- 4.7 Quellcode des Grobstrukturmodells.- 5 Das Gattermodell.- 5.1 Hierarchische Gliederung.- 5.2 Der Prozessor-Chip (Ebene 1).- 5.3 Die Pipeline-Stufen (Ebene 2).- 5.4 Die Caches und andere Untermodule (Ebene 3).- 5.5 Schematics.- Literatur und Index.