VLSI-Entwurf eines RISC-Prozessors

Prof. Dr. Ulrich Golze ist Professor für den Entwurf integrierter Schaltungen an der TU Braunschweig.

• VLSI-Entwurf - RISC-Prozessor - Pipeline-Architektur - Hardware-Beschreibungssprache (HDL) - Einführung in VERILOG HDL - Verhalten und Struktur - Interpreter - Grobstrukturmodell - Gattermodell - Test.